Maria Fernanda Martinez Presa - A01047132 - Mar 12, 2026

1. Verilog no es un lenguaje de programacion tradicional como python, etc. Verilog sirve para asignar registros o wires que se verán reflejados en una tarjeta. A base de módulos.

2. Cuando una asignación es bloqueante esta se leerá de manera secuencial o en orden, mientras que una no bloqueante lee todo al mismo tiempo

3. Puede tomar varios valores, ya que al tener esta variable en un always se va a estar modificando 1/2 (0, 1, X, Z)

4.
```
module maquina(
    input clk,
    reg STOP_REQ, reg START_REQ,
    reg START_DONE
);
reg stopped=0; reg starting=0; reg started=0;
initial @(negedge clk) begin
  case
    1'b0: if (stopped == 0) begin //estado IDLE ó STOPPED
        START_REQ <= START_REQ + 1;
        stopped = starting + 1;
        end
    1'b1: if (stopped ==1) begin
        START_DONE <= START_DONE + 1;
        stopped = starting + 1;
        end
    1'b2: if (stopped ==0 and START_DONE ==1)
        begin
        STOP_REQ <= START_DONE - 1;
        START_DONE = START_DONE -1;
        end
  endcase
  end
endmodule
```

*empieza detenido, si start_req = 1 comienza starting. Si start_req y start_done es 1, entonces started está listo.



→ Si stopped es 0, agregar 1 al contador START_REQ y stopped ya no esta en 0. Si stopped es 1, agrega 1 al contador START_DONE, stopped regresa a 0. Si stopped es 0 y START_DONE es 1, entonces STOP_REQ será 0, START_DONE es 0 y se regresa al estado 00.

→ Faltó always de actualización de estado.

3/4

5.
```
module maquina_tb(
    reg clk;
    reg STOP_REQ;
    reg START_REQ;
    reg START_DONE;
);
always @(*)
    CLK = ~CLK ; #10
    STOP_REQ = 0 ; #10
    START_REQ = 0 ; #10
    START_DONE = 0 ; #10
end
endmodule
```

→ faltó instanciar

3/4

6. Para hacer que cuente de manera ascendente o descendente es importante definir el switch o boton que seran usados para saber cómo esta contando. Dentro de este switch o boton agregar un clk que mientras esté activo se esté agregando 1 al contador, en caso contrario (else) restar 1 al contador. Yo usaría un switch para así negar el estado con más facilidad (sin tener que dejar presionado el botón).

7.
```
input freq,
reg counter
input count_max → [9:0]
```

3/4

8. Se necesita asignar diferentes numeros a distintas posiciones, como si fuera un array, y que se lean en el flanco positivo del clock.